La plus grande fonderie sous contrat au monde est Taiwan Semiconductor Manufacturing Company (TSMC). L'entreprise fabrique des puces pour les entreprises qui conçoivent les leurs, mais n'ont pas les installations pour les produire. L'équipement utilisé pour fabriquer des puces est très complexe et très coûteux. Par exemple, TSMC prévoit de dépenser 15 milliards de dollars cette année en dépenses en capital. Les principaux clients de TSMC sont Apple, Qualcomm et Huawei.
TSMC va commencer la production de risque du nœud de processus 3 nm l'année prochaine
Cette année, les deux Apple et Huawei recevront leurs chipsets les plus avancés, respectivement le A14 Bionic et le HiSilicon Kirin 1020. Les deux seront réalisés à l'aide du nœud de processus 5 nm de TSMC, ce qui signifie que le nombre de transistors à l'intérieur des composants augmentera d'environ 77%. Cela rend les puces plus puissantes et plus écoénergétiques que les puces 7 nm qu'elles remplacent. En raison des nouvelles règles d'exportation américaines, TSMC ne sera pas en mesure d'expédier des composants à Huawei à partir de la seconde quinzaine de septembre. Les États-Unis empêchent toute fonderie qui utilise la technologie américaine d'expédier des semi-conducteurs à Huawei sans obtenir de licence. L'autre jour, la fonderie a déclaré qu'elle n'enverrait pas de plaquettes à Huawei après le 14 septembre. PDG de TSMC Mark Liu n'a pas encore précisé s'il tentera d'obtenir une licence des États-Unis qui lui permettrait de continuer à faire des affaires avec le fabricant chinois.
Le nœud de processus 5 nm de TSMC est utilisé pour fabriquer la puce A14 Bionic qui alimentera la série iPhone 12
En règle générale, plus il y a de transistors à l'intérieur d'une puce, plus elle est puissante et économe en énergie. Environ tous les deux ans, la densité des transistors double presque, ce qui permet aux entreprises de concevoir des composants plus puissants. À titre d'exemple, il y aura 15 milliards de transistors à l'intérieur de l'Apple A14 Bionic, contre 8,5 milliards emballés à l'intérieur de l'A13 Bionic et les 6,9 milliards qui ont été encastrés dans l'A12 Bionic. Si les choses se passent comme prévu, la série Apple iPhone 12 sera les premiers combinés à être alimentés par un chipset 5 nm.
La première puce Snapdragon 5 nm livrée par TSMC devait être la plate-forme mobile Snapdragon 875. Ce chipset alimentera la plupart des produits phares Android du premier semestre 2021 et comprendra le nouveau Super-core Cortex X1 d'ARM. Ce dernier pourrait améliorer de 30% les performances des puces utilisant le cœur Cortex-A77 d'ARM. Cependant, un rapport récent suggère que le principal rival de TSMC, Samsung Foundry produira le Snapdragon 875G en utilisant son processus EUV de 5 nm. L'EUV, ou lithographie ultraviolette extrême, utilise une lumière ultraviolette extrêmement fine pour graver des motifs sur des matrices pour montrer où les transistors sont censés être placés.
TSMC a déclaré qu'il construirait une usine aux États-Unis qui commencera la production en 2023. Cependant, il produirait des puces de 5 nm lors de sa mise en ligne, ce qui sera une génération derrière les composants 3 nm qui sortiront des chaînes d'assemblage de TSMC à ses usines en Asie.
Et maintenant TSMC envisage le mode 3 nm. Selon MyDrivers, la fonderie prévoit de commencer la production de risques au nœud de processus 3 nm l'année prochaine. Comme nous l'avons souligné en avril, ce sont des puces produites par la fonderie pour des fabricants désireux de les acheter sans passer par les procédures de test standard. TSMC affirme que ses puces 3 nm offriront une augmentation de 10% à 15% des performances avec une augmentation de 20% à 25% de l'efficacité énergétique. Le rapport d'aujourd'hui mentionne que la puce A16 d'Apple, qui devrait être expédiée en 2022, sera fabriquée à l'aide du nœud de processus 3 nm.
À l'origine, TSMC prévoyait de passer de l'utilisation des transistors FinFET à GAA (gate-all-around) pour le nœud de processus 3 nm. Mais la fonderie a décidé de continuer à utiliser FinFET pour contrôler le courant traversant les transistors jusqu'à ce qu'il soit prêt à se déplacer vers le nœud de 2 nm.
