Cum planifică TSMC și ASML să acceseze nodul procesului de 2nm
TSMC și ASML se transformă în cipuri de 3nm și 2nm
TSMC funcționează pe noduri de proces de 3nm și 2nm
Dar companii precum TSMC și Samsung nici măcar nu vor avea timp să își laude componentele de 5 nm. Acest lucru se datorează faptului că ambele turnătorii lucrează deja la nodul de proces de 3nm. În 1965, cofondatorul Intel Gordon Moore a observat că densitatea tranzistoarelor de pe un cip s-a dublat în fiecare an. Apoi a revizuit acest lucru dublând densitatea tranzistoarelor la fiecare doi ani. Deci, asta lasă puțin timp pentru a sărbători.
Unul dintre instrumentele dezvoltate pentru a menține vie Legea lui Moore este Litografia Ultravioletă Extremă (EUV). Litografia este utilizată pentru a imprima circuite pe napolitane subțiri de siliciu. Când vă gândiți la dimensiunea unui chipset și la miliardele de tranzistoare care trebuie plasate în interior, puteți înțelege că trebuie să se facă semne extrem de fine în interiorul unui cip. EUV folosește fascicule ultraviolete pentru a face acest lucru posibil. Nodul N5 cu care funcționează TSMC poate utiliza 5nm pentru până la 14 straturi. Nodul de proces de 3nm ar putea oferi o creștere de până la 15% a puterii la același număr de tranzistoare ca 5nm și o reducere de până la 30% a consumului de energie (la aceleași viteze de ceas și complexitate).
Compania olandeză de litografie ASML susține că la 3nm litografia poate fi utilizată pe 20 de straturi. Peter Wennink, CEO ASML, spune: „Cred că pe N5 în logică suntem peste 10 straturi și în N3 vom fi peste 20 și vedem de fapt că se târăște. Este doar faptul că acest lucru oferă mult mai multe beneficii schimbării la o singură modelare și eliminarea acelor strategii DUV (Deep Ultraviolet) cu mai multe modele, ceea ce este valabil și pentru DRAM. Când o singură expunere litografică nu produce o impresie de rezoluție clară, sunt utilizate expuneri cu tipar dual. Producătorii de cipuri de memorie (RAM și NAND) se bazează pe acest proces.
TSMC intenționează să utilizeze tranzistoare FinFET pentru modul său de 3nm înainte de a trece la GAAFET (gate all around) pentru cipuri de 2nm. Spre deosebire de FinFET, care nu înconjoară un canal pe toate părțile, GAA înconjoară un canal folosind o poartă. Această din urmă metodă face scurgerile de curent aproape neglijabile.