Hoe TSMC en ASML plannen om toegang te krijgen tot het 2nm-procesknooppunt
TSMC en ASML schakelen over op 3nm- en 2nm-chips
TSMC werkt op 3nm- en 2nm-procesknooppunten
Maar bedrijven als TSMC en Samsung hebben niet eens tijd om hun 5nm-componenten te prijzen. Dit komt omdat beide gieterijen al werken aan het 3nm-procesknooppunt. In 1965 constateerde mede-oprichter van Intel, Gordon Moore, dat de dichtheid van transistors op een chip elk jaar verdubbelde. Vervolgens heeft hij dit herzien door de dichtheid van de transistors elke twee jaar te verdubbelen. Dus dat laat weinig tijd over om te vieren.
Een van de instrumenten die zijn ontwikkeld om de wet van Moore levend te houden, is Extreme Ultraviolet Lithography (EUV). Lithografie wordt gebruikt om schakelingen af te drukken op dunne schijfjes silicium. Als je denkt aan de grootte van een chipset en de miljarden transistors die erin moeten worden geplaatst, kun je begrijpen dat er extreem fijne markeringen in een chip moeten worden gemaakt. EUV gebruikt ultraviolette stralen om dit mogelijk te maken. Het N5-knooppunt waarmee TSMC werkt, kan 5nm gebruiken voor maximaal 14 lagen. Het 3nm-procesknooppunt kan tot 15% meer vermogen leveren bij hetzelfde aantal transistors als 5nm, en tot 30% minder stroomverbruik (bij dezelfde kloksnelheden en complexiteit).
Het Nederlandse lithografiebedrijf ASML beweert dat lithografie op 3nm over 20 lagen kan worden gebruikt. Peter Wennink, CEO van ASML, zegt: "Ik denk dat we op de N5 in logica meer dan 10 lagen hebben en in N3 zullen we meer dan 20 zijn en dat zien we echt kruipen. Het is gewoon het feit dat dit zoveel meer voordeel geeft aan overstappen tot enkelvoudige modellering en het verwijderen van die multi-pattern DUV (Deep Ultraviolet) strategieën, wat ook geldt voor DRAM.Wanneer een enkele lithografische belichting geen indruk van scherpe resolutie geeft, worden dubbele patroonbelichtingen gebruikt.De fabrikanten van geheugenchips (RAM en NAND) vertrouwen op dit proces.
TSMC is van plan om FinFET-transistoren te gebruiken voor zijn 3nm-modus voordat hij overschakelt naar GAAFET (poort rondom) voor 2nm-chips. In tegenstelling tot FinFET, dat een kanaal niet aan alle kanten omringt, omringt GAA een kanaal met behulp van een Gate. De laatste methode maakt stroomlekkage bijna verwaarloosbaar.