Hur TSMC och ASML planerar att komma åt 2nm -processnoden

Med morgondagens release av Apple iPhone 12, iPhone 12 Pro och iPad Air (2020), konsumenter runt om i världen kommer att kunna uppleva en 5nm-chipset för första gången. Apples A14 Bionic skohorn byggdes av TSMC, världens största oberoende gjuteri, och packar ofattbara 11,8 miljarder transistorer i en integrerad krets. Detta kan jämföras med de 8,5 miljarder transistorer som används av A13 Bionic.

TSMC och ASML går över till 3nm och 2nm chips

Huaweis 9000nm Kirin 5 driver Mate 40-serien, men till skillnad från Apple är antalet 5nm Kirin-chips begränsat på grund av en ändring av det amerikanska handelsdepartementets regel som hindrar gjuterier som använder USA-tillverkad teknologi att leverera till Huawei. Företaget beställde 15 miljoner 5nm-chips, men fick bara 8,8 miljoner tills regeländringen trädde i kraft i mitten av september. Huawei använder inte bara sitt 5nm-chip för att driva sin nya flaggskeppstelefon, utan använder det också för att driva 5G-nätverksbasstationer och uppföljaren till sin hopfällbara telefon (Mate X2). Nästa år kommer Samsung att släppa två 5nm Exynos-chips medan Qualcomm kommer att ansluta sig till klubben med Snapdragon 875.

Men företag som TSMC och Samsung hinner inte ens berömma sina 5nm -komponenter. Detta beror på att båda gjuterierna redan arbetar med 3nm -processnoden. 1965 konstaterade Intels medgrundare Gordon Moore att densiteten hos transistorer på ett chip fördubblades varje år. Han reviderade sedan detta genom att fördubbla densiteten hos transistorerna vartannat år. Så det ger lite tid att fira.

Ett av verktygen som utvecklats för att hålla Moores lag vid liv är Extreme Ultraviolet Lithography (EUV). Litografi används för att skriva ut kretsar på tunna skivor av kisel. När du tänker på storleken på ett chipset och de miljarder transistorer som måste placeras inuti, kan du förstå att extremt fina märken måste göras inuti ett chip. EUV använder ultravioletta strålar för att göra detta möjligt. N5 -noden som TSMC arbetar med kan använda 5 nm för upp till 14 lager. 3nm processnod kan ge upp till 15% effektökning vid samma antal transistorer som 5nm och upp till 30% minskning av strömförbrukningen (vid samma klockhastigheter och komplexitet).

Nederländska litografiföretaget ASML hävdar att vid 3 nm litografi kan användas över 20 lager. Peter Wennink, VD för ASML, säger: ”Jag tror att på N5 är vi logiskt sett över 10 lager och i N3 kommer vi att vara över 20 och vi ser faktiskt den genomsökningen. Det är bara det att detta ger så mycket mer nytta av att byta för enkelmodellering och borttagning av de multi-mönstrade DUV-strategierna (Deep Ultraviolet), vilket också gäller för DRAM. När en enda litografisk exponering inte ger intryck av skarp upplösning används exponeringar med dubbla mönster. tillverkare av minneskort (RAM) och NAND) förlita sig på denna process.

TSMC planerar att använda FinFET -transistorer för sitt 3nm -läge innan de byter till GAAFET (gate all around) för 2nm -chips. Till skillnad från FinFET, som inte omger en kanal på alla sidor, omger GAA en kanal med en Gate. Den senare metoden gör strömläckage nästan försumbart.

Peter Wennink, VD för ASML, säger att företaget måste följa amerikanska handelsdepartementets regler när det gäller leverans av litografisystem till kinesiska gjuterier som SMIC. Chefen sa: "ASML kräver en amerikansk exportlicens för system eller delar som skickas direkt från USA till kunder som berörs av reglerna. Även om det inte är en policy att kommentera enskilda kunder, syftar vi till att serva och stödja alla våra kunder runt om i världen efter bästa förmåga, samtidigt som de naturligtvis följer lagar och förordningar som fastställs av de jurisdiktioner vi verkar i. SMIC är det största gjuteriet i Kina och arbetar för närvarande på en 7nm processnod toppproduktion är vid 14 nm SMIC behöver mer avancerade litografiska maskiner men stannar för närvarande av USA: s handelsdepartements regeländring.

Att läsa också