Как TSMC и ASML планируют получить доступ к 2-нм техпроцессу
TSMC и ASML переходят на чипы 3 и 2 нм
TSMC работает с технологическими узлами 3 и 2 нм
Но у таких компаний, как TSMC и Samsung, даже не будет времени хвалить свои 5-нм компоненты. Это потому, что оба завода уже работают над технологическим узлом 3 нм. В 1965 году соучредитель Intel Гордон Мур заметил, что плотность транзисторов на кристалле ежегодно удваивается. Затем он пересмотрел это, удвоив плотность транзисторов каждые два года. Так что остается мало времени для празднования.
Одним из инструментов, разработанных для поддержания закона Мура, является экстремальная ультрафиолетовая литография (EUV). Литография используется для печати схем на тонких кремниевых пластинах. Когда вы думаете о размере набора микросхем и о миллиардах транзисторов, которые должны быть размещены внутри, вы понимаете, что внутри микросхемы должны быть сделаны очень тонкие метки. EUV использует ультрафиолетовые лучи, чтобы сделать это возможным. Узел N5, с которым работает TSMC, может использовать 5 нм для до 14 слоев. 3-нм технологический узел может обеспечить увеличение мощности до 15% при том же количестве транзисторов, что и 5-нм, и снижение энергопотребления до 30% (при тех же тактовых частотах и сложности).
Голландская литографическая компания ASML утверждает, что при литографии 3 нм можно использовать более 20 слоев. Питер Веннинк, генеральный директор ASML, говорит: «Я думаю, что с логикой N5 у нас более 10 уровней, а в N3 нас будет больше 20, и мы действительно видим это сканирование. Это просто факт, что это дает гораздо больше преимуществ для переключения. к единому моделированию и удалению этих мульти-шаблонных стратегий DUV (Deep Ultraviolet), что также верно и для DRAM. Когда одна литографическая экспозиция не дает впечатления резкого разрешения, используются двойные экспозиции. Производители микросхем памяти (RAM и NAND) полагаются на этот процесс.
TSMC планирует использовать транзисторы FinFET для своего 3-нм режима, прежде чем перейти на GAAFET (затвор со всех сторон) для 2-нм чипов. В отличие от FinFET, который не окружает канал со всех сторон, GAA окружает канал с помощью гейта. Последний метод делает утечку тока практически незначительной.