Jak TSMC i ASML planują uzyskać dostęp do węzła procesowego 2 nm?
TSMC i ASML zamieniają się w układy 3nm i 2nm
TSMC działa na węzłach procesowych 3nm i 2nm
Ale firmy takie jak TSMC i Samsung nie zdążą nawet pochwalić swoich komponentów 5 nm. Dzieje się tak, ponieważ obie odlewnie już pracują nad węzłem procesowym 3 nm. W 1965 roku Gordon Moore, współzałożyciel firmy Intel, zauważył, że gęstość tranzystorów w chipie podwaja się każdego roku. Następnie zrewidował to, podwajając gęstość tranzystorów co dwa lata. Pozostaje więc niewiele czasu na świętowanie.
Jednym z narzędzi opracowanych w celu utrzymania przy życiu prawa Moore'a jest ekstremalna litografia ultrafioletowa (EUV). Litografia służy do drukowania obwodów na cienkich płytkach krzemu. Kiedy myślisz o wielkości chipsetu i miliardach tranzystorów, które muszą być umieszczone w jego wnętrzu, możesz zrozumieć, że wewnątrz chipa muszą być wykonane bardzo drobne ślady. EUV wykorzystuje wiązki ultrafioletowe, aby było to możliwe. Węzeł N5, z którym współpracuje TSMC, może wykorzystywać 5 nm dla maksymalnie 14 warstw. Węzeł procesowy 3 nm może zapewnić do 15% wzrost mocy przy tej samej liczbie tranzystorów co 5 nm i do 30% zmniejszenie zużycia energii (przy tych samych częstotliwościach zegara i złożoności).
Holenderska firma litograficzna ASML twierdzi, że litografia 3 nm może być używana na 20 warstwach. Peter Wennink, dyrektor generalny ASML, mówi: "Myślę, że w logice N5 mamy ponad 10 warstw, a w N3 będziemy mieć ponad 20 i faktycznie widzimy to pełzanie. To tylko fakt, że daje to o wiele więcej korzyści ze zmiany do pojedynczego modelowania i usuwania wielowzorcowych strategii DUV (głębokiego ultrafioletu), co jest również prawdziwe w przypadku pamięci DRAM.Gdy pojedyncza ekspozycja litograficzna nie daje wrażenia ostrej rozdzielczości, stosuje się ekspozycje z dwoma wzorami.Producenci układów pamięci (RAM) i NAND) polegają na tym procesie.
TSMC planuje użyć tranzystorów FinFET w trybie 3 nm przed przejściem na GAAFET (bramka dookoła) dla chipów 2 nm. W przeciwieństwie do FinFET, który nie otacza kanału ze wszystkich stron, GAA otacza kanał za pomocą bramki. Ta ostatnia metoda sprawia, że upływ prądu jest prawie znikomy.