Les googleurs disent que l’IA peut accélérer la conception des puces et peut-être maintenir la loi de Moore en vie

Les googleurs disent que l’IA peut accélérer la conception des puces et peut-être maintenir la loi de Moore en vie

Les googleurs disent que l'IA peut accélérer la conception des puces et peut-être maintenir la loi de Moore en vie

Nous avons vu beaucoup de mains se tordre à propos de la disparition imminente de la loi de Moore. C’est l’observation faite par le co-fondateur et ex-PDG d’Intel Gordon Moore qui, dans son itération actuelle, demande que le nombre de transistors sur une puce double tous les deux ans. En utilisant les chipsets de la série A d’Apple à titre d’exemple, l’A13 Bionic a été lancé en 2019 alimentant la série iPhone 11.

L’intelligence artificielle (IA) pourra-t-elle maintenir la loi de Moore en vie après le nœud de 2 nm ?

Construit à l’aide du nœud de processus 7 nm avec un peu moins de 90 millions de transistors par mm carré, l’A13 Bionic contient 8,5 milliards de transistors. Le chipset A14 Bionic se trouve dans la série iPhone 12 et dans l’iPad Air (2020) et transporte 134 millions de transistors par mm carré. Le nombre de transistors de la puce est de 11,8 milliards ; plus il y a de transistors à l’intérieur d’une puce, plus elle est puissante et économe en énergie.

Le trimestre prochain, la première fonderie au monde, TSMC, devrait tester des puces 4 nm avec une production en série du nœud de processus 3 nm à partir du second semestre de l’année prochaine. TSMC et Samsung travaillent tous deux sur le nœud de processus 2 nm qui pourrait être produit en masse dès 2024. L’avenir de la loi de Moore suscite des inquiétudes, en particulier après le nœud de processus 2 nm.

Mais il pourrait y avoir de l’aide venant de l’intelligence artificielle (IA). Un article qui traite de l’utilisation de l’IA dans le processus de création d’un « plan d’étage » pour une puce, note qu’avec l’IA, le temps de construire un plan d’étage, qui peut prendre plusieurs mois, sera achevé en moins de 6 heures en utilisant l’IA. Le chip floorplanning est l’acte de concevoir la disposition d’une puce informatique.

Google a déjà utilisé l’IA pour aider à concevoir des unités de traitement tensoriel

Les googleurs qui ont écrit sur la technique de Nature sont Azalia Mirhoseini et Anna Goldie. Google a utilisé ce système dans la vie réelle pour aider à créer le plan d’étage de son unité de traitement tenseur (TPU) qui est utilisée pour « accélérer les réseaux neuronaux dans son moteur de recherche, son cloud public, AlphaGo et AlphaZero, et d’autres projets et produits ». L’article indique que « En moins de six heures, notre méthode génère automatiquement des plans d’étage de puce qui sont supérieurs ou comparables à ceux produits par les humains dans toutes les mesures clés, y compris la consommation d’énergie, les performances et la surface de la puce. »
Mirhoseini et Goldie ont écrit dans leur article que « Notre méthode a été utilisée pour concevoir la prochaine génération d’accélérateurs d’intelligence artificielle de Google, et a le potentiel d’économiser des milliers d’heures d’effort humain pour chaque nouvelle génération. Enfin, nous pensons qu’une IA plus puissante -le matériel conçu alimentera les progrès de l’IA, créant une relation symbiotique entre les deux domaines. »

Le réseau de neurones s’améliore dans la conception des puces au fil du temps et « est » capable de généraliser à travers les puces – ce qui signifie qu’il peut apprendre de l’expérience pour devenir à la fois meilleur et plus rapide pour placer de nouvelles puces – permettant aux concepteurs de puces d’être assistés par des agents artificiels avec plus L’article conclut que « Nous montrons que notre méthode peut générer des plans d’étage de puce comparables ou supérieurs aux experts humains en moins de six heures, alors que les humains mettent des mois pour produire des plans d’étage acceptables pour les accélérateurs modernes. Notre méthode a été utilisée en production pour concevoir la prochaine génération de Google TPU. »

L’espoir est que l’utilisation de l’IA pour concevoir les puces à venir conduira à des solutions qui réduiront les nœuds de processus à moins de 1 nm. À l’heure actuelle, comme le soulignent Mirhoseini et Goldie, « notre méthode utilise l’expérience passée pour devenir meilleure et plus rapide pour résoudre de nouveaux cas du problème, permettant à la conception de puces d’être effectuée par des agents artificiels avec plus d’expérience que n’importe quel concepteur humain. Notre méthode a été utilisé pour concevoir la prochaine génération d’accélérateurs d’intelligence artificielle (IA) de Google, et a le potentiel d’économiser des milliers d’heures d’effort humain pour chaque nouvelle génération. »

Articles similaires

Apple ouvre des tests pour un futur Face ID sans mot de passe avec un aperçu des « clés de passe dans le trousseau iCloud »

Apple ouvre des tests pour un futur Face ID sans mot de passe avec un aperçu des « clés de passe dans le trousseau iCloud »

OnePlus 9, les montres connectées Garmin et d’autres offres sont disponibles aujourd’hui

OnePlus 9, les montres connectées Garmin et d’autres offres sont disponibles aujourd’hui

3 meilleures applications de suivi de patrimoine pour suivre les économies, les investissements et les prêts – Gadgets à utiliser

3 meilleures applications de suivi de patrimoine pour suivre les économies, les investissements et les prêts – Gadgets à utiliser

La cuisinière intelligente Njori Tempo rationalise votre temps de cuisson

La cuisinière intelligente Njori Tempo rationalise votre temps de cuisson

Articles récents